EPM1270M256C4N嵌入式CPLD 產品概述 特性

MAX?II系列（EPM1270M256C4N）即時啟動非易失性cpld基于0.18 μm, 6層金屬閃光工藝，密度從240到2210個邏輯元素(LEs)(128到2210等效宏單元)和8 Kbits的非易失性存儲。與其他CPLD體系結構相比，MAX II設備提供高I/O計數、快速性能和可靠的擬合。MAX II設備以MultiVolt核心、用戶閃存(UFM)塊和增強的系統內可編程(ISP)為特點，旨在降低成本和功耗，同時為總線橋接、I/O擴展、上電復位(POR)和排序控制以及設備配置控制等應用提供可編程解決方案。
型號：EPM1270M256C4N 嵌入式 CPLD（復雜可編程邏輯器件）
可編程類型：系統內可編程
延遲時間 tpd(1) 最大值：6.2 ns
供電電壓 - 內部：2.5V，3.3V
邏輯元件/塊數：1270
宏單元數：980
I/O 數：212
工作溫度：0°C ~ 85°C（TJ）
封裝/外殼：256-TFBGA


MAX II CPLD具有以下特性：
-低成本，低功耗CPLD
-即時啟動，非易失性架構
-待機電流低至25 μA
-提供快速傳播延遲和時鐘到輸出時間
-提供四個全局時鐘，每個邏輯數組塊(LAB)有兩個時鐘可用UFM塊高達8 Kbits的非易失性存儲
-多伏核心，使外部供電電壓的設備或3.3 V/2.5 V或1.8 V
-支持3.3 v、2.5 v、1.8 v、1.5 v邏輯電平的多伏I/O接口Lew速率，驅動強度，總線保持，和可編程的上拉電阻
-Schmitt觸發器支持耐噪音輸入(每引腳可編程)I/ o完全符合外圍組件互連特殊興趣組(PCI SIG) PCI本地總線規范修訂版2.2，用于在66 MHz下3.3 v操作
-支持hot-socketing
-內置聯合測試行動組(JTAG)邊界掃描測試(BST)電路符合IEEE標準1149.1-1990
-ISP電路符合IEEE標準1532MII51001-1.9
注：本文部分內容與圖片來源于網絡，版權歸原作者所有。如有侵權，請聯系刪除！